0 引言
在FPGA的设计流程中，完成设计输入以及成功综合、布局布线，只能说明设计符合一定的语法规范，而并不能保证其满足设计人员对功能的要求，因而需要通过仿真对设计进行验证。仿真验证的目的是为了发现设计的问题，而一旦发现，就需要千方百计地通过调试找到问题所在，这其实也是设计中比较困难的。
随着FPGA可编程器件容量的不断增大和设计复杂度的日益提高，功能调试已经成为一个很繁重的任务。为了使设计的产品尽快投入市场，设计人员需要一种简易有效的测试工具，以尽可能缩短测试时间，提高测试效率。传统的逻辑分析仪在测试复杂的FPGA设计时，会面临以下几点问题：
1) I／O引脚有限。设计中器件的选择依据设计规模而定，通常所选器件的I／O引脚数目和设计的需求是恰好匹配的；
2) I／O引脚难以引出。设计者为减小电路板的面积，大都采用细间距工艺技术，这在不改变PCB板布线的情况下引出I／O引脚非常困难；
3)外接逻辑分析器有可能改变FPGA设计中信号的原来状态，因此，很难保证待测信号的正确性；
4)传统的逻辑分析器价格昂贵，会增加设计成本。
1 Signal Tap硬件调试原理
为了尽快使设计的产品投入市场，就要尽可能地缩短设计验证所耗费的时间。为此，Altera公司推出了一种新的调试工具。这种型号的Sig-nal TapⅡ的逻辑分析器具有无干扰、便于升级、使用简单、价格低廉等优点，可满足FPGA开发中硬件调试的要求。
Signal TapⅡ逻辑分析器集成到QuartusⅡ设计软件中，能够捕获和显示可编程单芯片系统(SOPC)设计中的实时信号状态，这样，开发者就可以在整个设计过程中以系统级速度观察硬件和软件的交互。Signal TapⅡ可支持多达1024个通道，采样深度高达128KB，每个分析器均有1O级触发输入／输出，从而增加了采样的精度。可以说，Signal TapⅡ为设计者提供了业界领先的SOPC设计的实时可视性，它能够大大减少验证过程中所花费的时间。目前，SignalTapⅡ逻辑分析器可以支持的器件系列包括：APEXT II，APEX20KE，APEX20KC，APEX20K，Cyclone，Ex-calibur，Mercury，Stratix GX，Stratix等。Signal TapⅡ将逻辑分析模块嵌入到FPGA中，图1所示是Signal TapⅡ的嵌入式逻辑分析器结构框图。图中，逻辑分析模块可对待测节点数据进行捕获。并将数据通过JTAG接口从FPGA传送到QuartusⅡ中显示。使用Signal TapⅡ无需额外的逻辑分析设备，只需将一根JTAG接口的下载电缆连接到要调试的FPGA器件，Signal TapⅡ在对FPGA的引脚和内部的连线信号进行捕获后，便可将数据存储在FPGA的RAM块中。因此，需要为采样信号、触发信号和待测信号预留一定数目的RAM块。
2 使用Signal Tap的一般流程
图2所示是Signal TapⅡ的调试流程示意图。使用Signal TapⅡ的一般流程，是在完成设计并编译工程后，建立Signal TapⅡ(．stp)文件并加入工程，然后再配置STP文件，并将其编译并下载设计到FPGA中，接着在QuartusⅡ软件中显示被测信号的波形，并在测试完毕后将该逻辑分析器从项目中删除。
其Signal TapⅡ文件设置和采集信号数据的基本流程如下：
(1)建立新的Signal TapⅡ文件；
(2)设置采样时钟。采样时钟决定了显示信号波形的分辨率，它的频率要大于被测信号的最高频率，否则将无法正确反映被测信号波形的变化。Signal TapⅡ通常在时钟上升沿将被测信号存储到缓存。
